

Босова Л. Л.

Информатика. 10 класс. Базовый уровень / Л. Л. Босова, А. Ю. Босова. — М. : БИНОМ. Лаборатория знаний, 2017. — 288 с. : ил.

Глава 4. ЭЛЕМЕНТЫ ТЕОРИИ МНОЖЕСТВ

И АЛГЕБРЫ ЛОГИКИ..... 166

§ 17. Некоторые сведения из теории множеств	166
§ 18. Алгебра логики.....	174
§ 19. Таблицы истинности.....	189
§ 20. Преобразование логических выражений.....	197
§ 21. Элементы схемотехники. Логические схемы.....	209
§ 22. Логические задачи и способы их решения	219

Пример. По заданной логической функции $F(A, B) = \overline{A} \& B \vee A \& \overline{B}$ построим комбинационную схему (рис. 4.8).

Построение начнём с логической операции, которая должна выполняться последней. В данном случае такой операцией является логическое сложение, следовательно, на выходе логической схемы должен быть дизъюнктор. На него сигналы подаются с двух конъюнкторов, на которые в свою очередь подаются один входной сигнал нормальный и один инвертированный (с инверторов).




Рис. 4.8. Комбинационная схема функции $F(A, B) = \overline{A} \& B \vee A \& \overline{B}$

21.2. Сумматор

Из отдельных логических элементов можно составить устройства, производящие арифметические операции над двоичными числами.



Электронная логическая схема, выполняющая суммирование двоичных чисел, называется сумматором.

$$\begin{array}{r}
 \begin{array}{ccccccc}
 & & & p_{i+1} & p_i & & \\
 a = & a_n & a_{n-1} & \dots & a_i & \dots & a_1 a_0 \\
 + & & & & & & \\
 b = & b_n & b_{n-1} & \dots & b_i & \dots & b_1 b_0 \\
 \hline
 s_{n+1} & s_n & s_{n-1} & \dots & s_i & \dots & s_1 s_0
 \end{array}
 \end{array}$$

Рис. 4.9. Схема сложения двух n -разрядных

Вспомним схему сложения двух n -разрядных двоичных чисел (рис. 4.9).

Заметим, что при сложении цифр в i -м разряде мы должны сложить цифру a_i числа a , цифру b_i числа b , а также p_i — перенос из $(i-1)$ -го разряда. В результате сложения должны получиться цифра результата s_i и цифра переноса

И ТАК ДАЛЕЕ...

Полученные выражения позволяют реализовать одноразрядный двоичный сумматор схемой, представленной на рисунке 4.10.




Рис. 4.10. Схема одноразрядного сумматора